# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-080985

(43) Date of publication of application: 11.03.2004

(51)Int.Cl.

HO2M 3/155 G11B 33/00 HO2M 3/28

(21)Application number: 2003-170175

16.06.2003

(71)Applicant: HITACHI LTD

(72)Inventor: SASE TAKASHI

TATENO KOJI

KANOUDA TAMAHIKO HAYASHI KATSUNORI YOSHIDA SHINICHI

(30)Priority

(22)Date of filing:

Priority number : 2002175172

Priority date : 17.06.2002


Priority country: JP

# (54) POWER SUPPLY DEVICE AND HARD DISK DEVICE USING IT, INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a power supply device that makes the stabilization compatible with responsiveness of a control loop to go hand in hand.

SOLUTION: The power supply device connects a filter provided aside from an LC smoothing filter for power system and a differential amplifier in the interior of an error amplifier and feeds power back to an error amplifier for output voltage signal. The device also applies the output of the LC smoothing filter for power system to a control circuit having upper and lower limit detection, and controls forcefully a duty to 0% or 100% when a transient load varies, aside from a duty control of power MOSF-ET serving as top/bottom semiconductor switching device of a stationary state.



(19) 日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開2004-80985 (P2004-80985A)

(43) 公開日 平成16年3月11日(2004.3.11)

(51) Int.C1. <sup>7</sup>		F 1			テーマコード(参考)
HO2M	3/155	HO2M	3/155	H	5H73O
G11B	33/00	HO2M	3/155	W	
HO2M	3/28	G11B	33/00	Α	
		HO2M	3/28	Н	


		-,							
		審查請求	未請求	請求項の数	16 C	ΣL	(全	18	頁)
(21) 出願番号 (22) 出願日 (31) 優先権主張番号 (32) 優先日	特願2003-170175 (P2003-170175) 平成15年6月16日 (2003.6.16) 特願2002-175172 (P2002-175172) 平成14年6月17日 (2002.6.17)	(71) 出願人	株式会 東京都 100075	社日立製作所 4千代田区神田 5096	駿河	台四丁	1目6	番片	th.
(33) 優先権主張国	日本国 (JP)	(72) 発明者	佐瀬	: 作田 康夫 隆志 日立市大みか 株式会	町七			•	开究
		(72) 発明者	立野	孝治 日立市大みか 株式会					开究
						最終	質に	統〈	<u>:</u>

#### (54) 【発明の名称】電源装置及びそれを用いたハードディスク装置、10

#### (57)【要約】

【課題】制御ループの安定化と応答性とを両立した電源 装置を提供する。

【解決手段】本発明の電源装置は、パワー系LC平滑フィルタとは別に設けたフィルタと誤差増幅器内部の差動増幅器をつないで出力電圧信号誤差増幅器に帰還する。また、本発明の電源装置は、パワー系LC平滑フィルタの出力を上下限検出を有する制御回路に加えて、定常状態の上側/下側半導体スイッチング素子であるパワーMOSFETのデューティ制御とは別に、過渡負荷変動時にはデューティを強制的に0%、または100%にする



【選択図】 図1

#### 【特許請求の範囲】

### 【請求項1】

電力半導体スイッチング素子と、該電力半導体スイッチング素子の駆動手段と、該駆動手 段に駆動信号を供給するパルス幅変調発振器と、該発振器に誤差信号を供給する誤差増幅 器とを備えた降圧型DC-DCコンバータの電源装置において、

出力電力を通すパワー系出力フィルタと、該パワー系出力フィルタとは別に設けたフィルタとを備え、該別に設けたフィルタの出力と前記誤差増幅器内部の差動増幅器を直結して前記誤差増幅器に出力信号を帰還することを特徴とする電源装置。

### 【請求項2】

請求項1に記載の電源装置において、前記パワー系出力フィルタがインダクタとコンデン 10 サとからなるLCフィルタであって、前記別に設けたフィルタがコンデンサと抵抗とからなるCRフィルタであり、該CRフィルタを前記LCフィルタに並列に設け、該CRフィルタを通して誤差増幅器に出力信号を帰還することを特徴とする電源装置。

### 【請求項3】

請求項1に記載の電源装置において、前記パワー系出力フィルタがインダクタとコンデンサとからなるLCフィルタであり、前記別に設けたフィルタがコンデンサと抵抗とからなるCRフィルタであって、前記パワー系出力フィルタのインダクタの両端に、CRフィルタを設けて、該CRフィルタを通して誤差増幅器に出力信号を帰還することを特徴とする電源装置。

### 【請求項4】

請求項2または請求項3の何れかに記載の電源装置において、

該CRフィルタの周波数をfCR,該LCフィルタの周波数をfLCとしたときに、fLC< fCRの関係が成り立つことを特徴とする電源装置。

### 【請求項5】

請求項4記載の電源装置において、該電源装置がさらに過渡変動検出回路を備えていて、該過渡変動検出回路が、前記パワー系出力フィルタの出力端から出力電圧を検出し、該出力電圧が予め定めた上限値を超えた場合に前記パルス幅変調発振器のデューティを0%とする信号を出力し、前記出力電圧が予め定めた下限値以下の場合に前記パルス幅変調発振器のデューティを100%にする信号を出力することを特徴とする電源装置。

#### 【請求項6】

請求項4記載の電源装置において、該電源装置がさらに過渡変動検出回路を備えていて、該過渡変動検出回路が、パワー系の出力フィルタのインダクタの両端に新たに設けたCR回路の出力端から出力電圧を検出し、該出力電圧が予め定めた上限値を超えた場合に前記パルス幅変調発振器のデューティを0%とする信号を出力し、前記出力電圧が予め定めた下限値以下の場合に前記パルス幅変調発振器のデューティを100%にする信号を出力することを特徴とする電源装置。

#### 【請求項7】

電力半導体スイッチング素子と、該電力半導体スイッチング素子の駆動手段と、該駆動手段に駆動信号を供給するパルス幅変調発振器と、該発振器に誤差信号を供給する誤差増幅器とを備えた降圧型DC-DCコンバータの電源ユニットを複数備えた電源装置において 40

前記複数の電源ユニットそれぞれが、出力電力を通すパワー系出力フィルタと、該パワー系出力フィルタとは別に設けたフィルタとを備え、該別に設けたフィルタの出力と前記誤差増幅器内の差動増幅器を直結して前記誤差増幅器に出力信号を帰還することを特徴とする電源装置。

#### 【請求項8】

請求項7に記載の電源装置において、前記複数の電源ユニットを並列運転するために、該 複数の電源ユニットに対して前記パルス幅変調発振器を共通に有し、該パルス幅変調発振 器の出力を位相シフトし、該位相をシフトした信号を前記複数の電源ユニットに供給する ことを特徴とする電源装置。

20

30

### 【請求項9】

請求項8に記載の電源装置において、前記複数の電源ユニットがそれぞれ過渡変動検出回路を備えていて、該過渡変動検出回路が、前記パワー系出力フィルタの出力端から出力電圧を検出し、該出力電圧が予め定めた上限値を超えた場合に前記パルス幅変調発振器のデューティを0%とする信号を出力し、前記出力電圧が予め定めた下限値以下の場合に前記パルス幅変調発振器のデューティを100%にする信号を出力することを特徴とする電源装置。

### 【請求項10】

請求項1に記載の電源装置において、

前記電力半導体スイッチング素子と、前記電力半導体スイッチング素子の駆動手段と、前 10 記パルス幅変調発振器と、前記誤差増幅器と、前記パワー系出力フィルタの出力端から出力電圧を検出し、該出力電圧が予め定めた上限値を超えた場合に前記パルス幅変調発振器のデューティを 0 %とする信号を出力し、前記出力電圧が予め定めた下限値以下の場合に前記パルス幅変調発振器のデューティを

100%にする信号を出力する過渡変動検出回路とを同じ半導体基板に形成したことを特徴とする電源装置。

#### 【請求項11】

磁気記録ディスクと、磁気ヘッドと、磁気ディスク回転駆動装置と、磁気ヘッド駆動装置と、磁気ヘッド位置制御装置と、入出力信号制御装置と、電力を供給する電源装置を備えたハードディスク装置において、

該電源装置が、電力半導体スイッチング素子と、該電力半導体スイッチング素子の駆動手 段と、該駆動手段に駆動信号を供給するパルス幅変調発振器と、該発振器に誤差信号を供 給する誤差増幅器とを備えた降圧型DC-DCコンバータ電源装置であって、

出力電力を通すパワー系出力フィルタと、該パワー系出力フィルタとは別に設けたフィルタとを備え、該別に設けたフィルタの出力と前記誤差増幅器内の差動増幅器を直結して前記誤差増幅器に出力信号を帰還し、

前記パワー系出力フィルタがインダクタとコンデンサとからなるLCフィルタであって、前記別に設けたフィルタがコンデンサと抵抗とからなるCRフィルタであり、該CRフィルタを前記LCフィルタに並列に設け、該CRフィルタの周波数をf CR、該LCフィルタの周波数をf LCとしたときにf LC<f CRの関係が成り立ち、該CRフィルタを通 30して誤差増幅器に出力信号を帰還する電源装置を設けたことを特徴とするハードディスク装置。

### 【請求項12】

請求項4記載の電源装置を、絶縁型DC-DCコンバータに適用したことを特徴とする電源装置。

### 【請求項13】

請求項4記載の電源装置のパルス幅変調発振器として、発振器とワンショット・マルチ・バイブレータとV/I変換器を組み合わせて用いたことを特徴とする電源装置。

### 【請求項14】

請求項13記載の電源装置のパルス幅変調発振器において、前記発振器の後にフェーズシ 40 フト回路を挿入し、各フェーズに対応してワンショット・マルチ・バイブレータを設けた ことを特徴とするマルチフェーズ制御の電源装置。

#### 【請求項15】

請求項1記載の電源装置において、前記誤差増幅器が低入力インピーダンスであって、前記別に設けたフィルタの出力に高入力インピーダンスのバッファアンプを介して前記誤差 増幅器と接続したことを特徴とする電源装置。

### 【請求項16】

請求項1~10,13,14のいずれかに記載の電源装置を半導体チップに内蔵したことを特徴とするIC。

### 【発明の詳細な説明】

20

[0001]

【発明の属する技術分野】

本発明は、制御ループを安定化した電源装置及びそれを用いた装置に関するものである。 【0002】

【従来の技術】

従来技術のループ安定化法を備えた電源装置では、パワー系のLC平滑フィルタから信号を誤差増幅器に帰還し、誤差増幅器で位相を補償して制御ループの安定化を図っている。 この従来技術では、前記パワー系LC平滑フィルタにアルミ電解コンデンサを用いている (例えば非特許文献 1)。

[0003]

一方、電源装置の小形化に対応するには、パワー系LC平滑フィルタのアルミ電解コンデンサに代えて、チップ部品のセラミック・コンデンサを使用する必要性が生じている。しかし、チップ・セラミック・コンデンサは等価直列抵抗

(ESR) が数 $m\Omega$ と小さく、しかも実際の使用条件では、セラミック・コンデンサを並列接続するのでESRの合計が $1m\Omega$ 以下とさらに小さい。このために、アルミ電解コンデンサを用いた場合のようなESRのダンピングが期待できず、制御ループの安定化が難しい。

[0004]

上記従来技術でパワー系LC平滑フィルタにESRが小さいセラミック・コンデンサを使用すると、ESRのダンピング効果が期待できないため信号が振動を起こし、位相補償が <sup>20</sup>難しくなる。また、仮に従来技術で、誤差増幅器の動作帯域を狭めて位相補償ができたとしても、電源の応答が著しく遅くなる。さらに、

LC平滑フィルタの定数変更に際して、その都度誤差増幅器の位相補償条件を調整する煩わしさがある。

[0005]

また、出力LC平滑フィルタのインダクタの両端に接続したCR平滑フィルタの出力から低入力インピーダンスの誤差増幅器に戻す方法が記載されている(例えば特許文献 1)。この技術では、CR平滑フィルタを用いて電源出力の電圧と電流の信号を取り出しているため、誤差増幅器の回路構成は低入力インピーダンス化が必要となる。このため、CR平滑フィルタのR値を小さくする必要があり、CR平滑フィルタの定数としては0.  $47\mu$   $^{30}$  F , $100\Omega$ を用いている。従って、この定数のCR平滑フィルタは電源ICにオンチップできないので、外付部品として残り電源装置の小形化が図れないという課題がある。

[0006]

【非特許文献1】

ZHANG et al. "Low-voltage on-board DC/DC modules for next generations of data processing circuits." IEEE Tran. on Power Elect. vol. 11, no. 2Mar. 1996 P328~337

【特許文献1】

USP5, 877, 611

40

10

[0007]

【発明が解決しようとする課題】

電源装置で小形化を図ると、制御ループの安定化が難しくなる。本発明は、小形化とともに、制御ループの安定化が容易な電源装置を提供することである。

[0008]

【課題を解決するための手段】

本発明は、制御ループの安定化のためにパワー系フィルタとは別に、信号を高速フィルタを通して帰還する電源装置とすることで、上記課題を解決できる。

[0009]

【発明の実施の形態】

10

本発明の実施の形態について、簡単に述べる。

[0010]

本発明の電源装置は、降圧型DC-DCコンバータの電源装置に、パワー系 LC平滑フィルタとは別に設けたCR平滑フィルタに信号を通して誤差増幅器に帰還する

[0011]

また、本発明の電源装置は、パワー系LC平滑フィルタの出力を上下限検出を有する制御 回路に加えて、定常状態の上側/下側半導体スイッチング素子であるパワーMOSFET のデューティ制御とは別に、過渡負荷変動時にはデューティを強制的に0%、または10 0%にする手段を設けている。

[0 0 1 2]

さらに、本発明の電源装置は、電源装置ユニットを複数台数用意し、これらを並列運転す るために、複数の電源装置ユニットに共通に有する発振器とフェーズシフト回路とを備え 、定常状態では各電源装置ユニットの上側/下側パワー

MOSFETの駆動パルス位相を、360°を並列数で割った位相にそれぞれシフトし、 過渡負荷変動時には並列電源装置ユニット総てを同位相の駆動パルスで運転する。

[0013]

以下、各実施例を図面を用いて説明する。

[0014]

(実施例1)

20

図1に本実施例の電源装置を示す。図1で、Viが入力端子、Voが出力端子である。入 力端子Viには上側パワーMOSFET Q1が接続され、接地電位側には下側パワーM OSFET Q2が接続される。パワーMOSFET Q1とQ2の中点にはインダクタ LとコンデンサCoとから成るパワー系出力フィルタであるLC平滑フィルタと、抵抗R とコンデンサCとから成るCR平滑フィルタとが並列に接続され、さらにLC平滑フィル タの中点には出力端子Voが、

CR平滑フィルタの中点には誤差増幅器EAの一方の入力(ー)が接続される。ここで、 上記LC平滑フィルタのコンデンサCoはチップ・セラミック・コンデンサである。

[0015]

また、誤差増幅器EAの他方の入力(+)には基準電圧Vrefが接続される。誤差増幅 30 器EAの出力にはパルス幅変調(Pulse Width Modulation:PW Mと略す。)発振器PWM,ドライバDRVを介してパワーMOSFET Q1,Q2の ゲートが接続される。パワーMOSFET Q1,Q2は逆相で駆動され、交互に導通す る。本実施例では、出力電圧Voutは入力電圧Vinより小さい。

[0016]

次に、図1の回路動作を説明する。入力端子Viに印加された入力電圧は、上側パワーM OSFET Q1と下側パワーMOSFET Q2のオン/オフ制御によってCR平滑フ ィルタを介して電圧に変換される。この変換電圧VFBは基準電圧Vrefと誤差増幅器 EAとで比較され、誤差増幅器EAの出力に誤差電圧が増幅されて発生する。この誤差電 圧はパルス幅変調発振器PWMでPWMパルスに変換される。このPWMパルスはドライ バDRVで上側パワーMOSFET Q1と下側パワーMOSFET Q2とを駆動する オン/オフ時間比 (デューティ: α) に変換され、誤差電圧がゼロになるように負帰還制 御され、変換電圧VFBは基準電圧Vrefに等しくなる。この場合、定常状態において CR平滑フィルタを通して得られる変換電圧 VFBは入力電圧 Vinのデューティ aに比 例する。従って、 $VFB=Vref=\alpha\cdot Vin$ の関係式が成立する。ここで、前記デュ ーティ $\alpha$ は、オン時間/(オン時間とオフ時間の和)で定義するので、 $0\sim1$ の間の値を とる。

[0017]

通常の降圧型コンバータの場合では、定常状態での電圧変換率が出力電圧と入力電圧の割 合、すなわちデューティに等しいことがわかっているので、LC平滑フィルタの出力、す 50 なわち出力端子Vοに得られる出力電圧Vοutは、入力電圧をVin、デューティをαとすると、Vοut=α・Vinの関係式で求まる。

[0018]

上記 2 つの式より、 $Vout=VFB=\alpha\cdot Vin$ の関係が成立する。従って、出力電圧は、直接 L C 平滑フィルタ出力を帰還して制御しなくても、他の方法でデューティ $\alpha$  を間接的に制御できれば出力端子Vo の出力電圧Vout を直接制御したことと同等になり、出力端子Vo には入力電圧Vin のデューティ $\alpha$  に比例した電圧が得られる。換言すると、パワーMOSFET Q1, Q2 を駆動して、CR 平滑フィルタの出力を負帰還制御することで、L C 平滑フィルタの出力にも入力電圧Vin のデューティ $\alpha$  に比例した所望の電圧が出力電圧Vout を得ることができる。

[0019]

本実施例は、上側パワーMOSFET Q1と下側パワーMOSFET Q2のデューティ制御による電圧変換手段として、制御ループにCR平滑フィルタを用いる1次遅れの制御方法なので、従来技術のようにLC平滑フィルタの2次遅れがなく、制御ループが振動系とはならないため、出力には振動波形は発生せず、ループが安定になる。従って、本実施例によれば、LC平滑フィルタのコンデンサにESRが小さいチップ・セラミック・コンデンサを使用しても、制御ループが安定化できる。

[0020]

次に、2つの平滑フィルタのコーナー周波数とスイッチング周波数との大小関係を説明する。CR平滑フィルタのコーナー周波数を fCR, LC平滑フィルタのコーナー周波数を fLC, スイッチング周波数を fSWとすると、これらを fLC efCR efSWに設定して、ループの安定性は確保できる。この関係から、efD efD efD

ICの置換えだけで従来技術のプリント配線基板がそのままで利用できる。なお、CR平滑フィルタの定数は20pF,200kΩなので、誤差増幅器EAは、高入力インピーダンスの増幅器構成が必要となる。このため、誤差増幅器EAは誤差増幅器内部の差動増幅器の入力とCR平滑フィルタの出力とを直結した構成で用いるのがよい。

[0021]

図2は、図1の電源装置でCR平滑フィルタを半導体チップに内蔵した場合のチップレイアウトの説明図である。図2では、Cが内蔵コンデンサで、Rが内蔵抵抗であり、これらが誤差増幅器EA,パルス幅変調発振器PWM,ドライバDRV,パワーMOSFETQ1,Q2と同じ半導体基板に搭載されている。

[0022]

以上では、制御ループの誤差増幅器に帰還するフィルタをCR平滑フィルタを例に説明したが、この代わりに応答性のよい他のフィルタ回路を用いても同様の効果が得られる。また、半導体スイッチング素子としてパワーMOSFETを例に説明したが、代わりにIGBTを用いてもよい。

[0023]

(実施例2)

図3に本実施例を示す。図3で、図1と同じ構成要素には同じ符号を付している。図3が、図1と異なる点は、CR平滑フィルタをLC平滑フィルタのインダクタLの両端に接続したことである。本実施例では、出力のLC平滑フィルタのコンデンサCoの静電容量が 50

10

20

30

40

大きいので、コンデンサCoのインダクタ接続端側も接地電位と見做すことができる。本実施例でも、図1と同様の効果が得られ、さらにLC平滑フィルタのコンデンサCoの温度変化による微小な容量変化も負帰還でき、ESRが小さいチップ・セラミック・コンデンサを使用しても制御ループの安定性が向上できる。この場合も、CR平滑フィルタの定数は、図1の実施例の定数が使用できる。図4に、図3の電源装置でCR平滑フィルタを半導体チップに内蔵した場合のチップレイアウトの説明図を示す。

[0024]

(実施例3)

図5は、実施例1に過渡変動検出回路TVDをさらに設けた電源装置である。この過渡変動検出回路TVDは出力端子Voの出力電圧Voutと基準電圧Vrefに上下限電圧幅 10 ± Δを加えた電圧との間で過渡負荷変動を検出してパルス幅変調発振器PWMのデューティを制御する。具体的なパルス幅変調発振器PWMと過渡変動検出回路TVDの例を図6に示す。

[0025]

図6で、パルス幅変調発振器PWMは、電圧/電流変換回路V/Iと、電流源MOS110,120と、インバータINV11,INV12と、コンデンサ105と、フリップフロップFFとを備えた可変発振器である。また、過渡変動検出回路TVDは、コンパレータCMP1,CMP2と、スイッチMOS SW1~

SW4と、定電流源I1~I4と、インバータINV1~INV8とを備えている。

[0026]

過渡変動検出回路TVDは、2つのコンパレータCMP1, 2によるウインドコンパレータを備えていて、出力電圧Voutを、基準電圧Vrefに上下限電圧幅±△を加えた電圧で比較し、出力電圧Voutの動作状態を検出して、図7に示すPWM発振器PWMのパルスデューティαを決定する。これは、過渡変動検出回路TVDで、定常状態と過渡負荷変動時の制御方法を動作状態に見合った制御モードに切換えることである。

[0027]

2つのコンパレータCMP1, CMP2の出力から、(a)負荷電流が減少した場合、(b)定常状態、(c)負荷電流が増加した場合の3通りの情報が得られる。これらのケースを図7を用いて説明する。

[0028]

(a)はVolerightarrow( $Vref+\Delta$ )の条件の場合である。このときはパルス幅変調発振器PWMの出力デューティを強制的に0%にする。このため、スイッチMOS SW1とSW4とをオン、スイッチMOS SW3とSW2とをオフにして、定電流源I1の電流は電流源MOS110の電流に加わってインバータINV11に流れ、定電流源I4の電流は電流源MOS120の電流を引き抜くためインバータINV12に流れる電流はゼロになる。よって、上側パワーMOSFET Q1はオフで、下側パワーMOSFET Q2はオンとなり、デューティ0%になる。この場合もデューティ $\alpha$ を完全に0%にするために、定電流源I1~4の電流値を、電圧/電流変換回路V/Iの差動対動作電流の合計電流にそれぞれ設定することが好ましい。

[0029]

(b)は( $Vref+\Delta$ )>Vo>( $Vref-\Delta$ )の条件の場合ある。この場合は、総てのスイッチMOS SW1~4はオフであり、誤差増幅器EAからの制御指令で決定する電流比で動作する。この電流比はデューティの比率に等しいので、出力電圧Voutとして、入力電圧Vinのデューティαに比例した電圧が得られる。

[0030]

(c)は $Vo \le (Vref-\Delta)$  の条件の場合で、デューティを強制的に100%にする。この場合は、スイッチMOS SW3とSW2をオン、スイッチMOSSW1とSW4をオフにして、定電流源I3の電流が電流源MOS120の電流に加わってインバータINV12に流れ、定電流源I2の電流は電流源MOS110の電流を引き抜くためインバータINV11に流れる電流はゼロになる。よって、上側パワーMOSFET Q1はオ 50

ンで、下側パワーMOSFET Q2はオフとなり、デューティ100%になる。この場合もデューティ $\alpha$ を完全に100%にするために、定電流源 $I1\sim4$ の電流値を、電圧/電流変換回路V/Iの差動対動作電流の合計電流にそれぞれ設定することが好ましい。

[0031]

本実施例では、過渡負荷変動時に出力端子Vοに発生した電圧を、基準電圧 Vrefに加えた上下限電圧幅±Δ以内に入るように、パルス幅変調発振器PWMのデューティαを強制的に0%、又は100%に切換えて、出力電圧VoutをVref±Δ以内に急速に抑制する。そして、定常状態に入ると、出力電圧を入力電圧のデューティαに比例した電圧に最終的に整定させる。

[0032]

このように、本実施例では過渡負荷変動時と定常状態によって制御モードを自動的に切換えるので、例えば、500A/μsの高い電流変化率(di/dt)を有する10A程度の過渡負荷変動に対しても高速応答と定常状態での出力電圧の安定化とを両立できる。【0033】

次に、図20を用いてパルス幅変調発振器PWMの他の実施例を示す。図20の回路は発振器OSCとワンショット・マルチ・バイブレータOSMとV/I変換器VIとの組合せにより達成できる。発振器OSCで発生する一定周期のパルスは、図6のパルス幅変調発振器PWMの電流源MOS110と120に流す電流を所望の周期決定に必要な一定電流をMOS130と定電流源I5によって設定できる。この一定周期のパルスがワンショット・マルチ・バイブレータOSMのクロック端子CLKに印加されると、コンデンサCTの端子電圧は一旦、ゼロになるが、誤差増幅器EAの誤差電圧をV/I変換器VIで変換した電流によってコンデンサCTが充電される。そして、この充電電圧が所定のしきい値に到達するまでの時間がPWMパルスとして得られる。このようにして、一連のパルス幅変調発振動作を繰り返すことができる。即ち、誤差増幅器EAの誤差電圧に比例したPWMパルスを得ることができる。

[0034]

このパルス幅変調発振器PWMは後述する図11,図12のマルチフェーズ制御では有効な手段として用いている。この場合、マルチフェーズ動作のためには発振器OSCの後にフェーズシフト回路を入れる必要がある。

[0035]

(実施例4)

本実施例を図8~図10に示す。図8は、図3の実施例に過渡変動検出回路TVDを設けたもので、図5と同様の効果が得られる。図9,図10は、図1,図3の回路図に過渡変動検出回路TVDの入力をLC平滑フィルタのインダクタLの両端に設けたコンデンサC3と抵抗R3から成る直列回路の中点からとるようにしたものである。これにより、コンデンサC3と抵抗R3の直列回路で検出できるインダクタL電流の位相と出力コンデンサCoの充放電位相を合わせることができるので、出力コンデンサCoのインダクタL電流からの充放電による過剰/余剰電荷を極力なくすことができる。このため、高速な応答と高い安定性に加えて、過渡負荷変動時の出力電圧の変動(リップル)を低減できる。

[0036]

(実施例5)

本実施例は、実施例1〜実施例4の電源装置ユニットを複数個並列運転するマルチフェーズの実施例である。本実施例は、実施例1〜実施例4に示した同種タイプの電源装置を2つ以上組合せる。以下、2フェーズ化を例に説明する。

[0037]

図11に、図8の電源ユニットをマルチフェーズ化した例を示す。図11では、マルチフェーズ化のために新たに発振器OSCとフェーズシフト回路PSFTとを備え、これらで180°位相をシフトした二相パルスを生成し、この二相パルスをそれぞれのパルス幅変調発振器PWM1とPWM2に入力し、マルチフェーズ制御を実現している。

[0038]

10

30

40

図11の電源装置の例を図12に詳しく示す。図12では、パルス幅変調発振器PWM1 が電圧/電流変換回路V/I1とワンショット・マルチ・バイブレータOSM1で構成さ れ、定常状態ではフェーズシフト回路PSFTからのパルス信号を受けて動作する。

[0039]

図12の動作を、図13の動作状態モードを用いて説明する。この動作状態モード実施例 3場合と同様に述べる。以下、図12の上半分側に示すPhase1の電源で説明する。 (a)Vout≧(Vref+Δ)の場合は、パルス幅変調発振器PWMの出力デューテ ィを強制的に0%にする。このため、ワンショット・マルチ・バイブレータ〇SM1のリ セットRSTがオンとなり、デューティ0%になる。(b)( $Vref+\Delta$ )>Vout $> (Vref-\Delta)$  の場合は、通常のワンショット・マルチ・バイブレータの動作でフェ ーズシフト回路PSFTからのパルスをクロックCLKとして受け、電流源MOS210 の電流値とタイミングキャパシタであるコンデンサCT1の容量値で決まるオンパルス幅 を生成する。このオンパルス幅は、誤差増幅器EAからの制御で決定する電流比で動作す る制御モードである。すなわち、この電流比はデューティに等しいので、出力電圧 V o u tは入力電圧Vinのデューティαに比例した電圧になる。(c)のVout≦(Vre f - Δ) の場合は、デューティを強制的に100%にする。このため、タイミングキャパ シタであるコンデンサCT1の両端をMOSスイッチM21でショートしてオン状態を持 続し、デューティ100%とする。なお、リセットRSTには過電流検出回路OC1の検 出結果も加え、上側パワーMOSFETQ1の過電流による素子破壊を防止する。図12 の下半分のPhase2の電源でも動作は同じなので説明を省略する。

 $[0\ 0\ 4\ 0]$ 

以上の動作で、定常状態では2つの電源のインダクタ電流は180°位相がシフトした逆 位相で動作し、過渡負荷変動時には2つの電源のインダクタ電流は同位相となり、急激な 負荷変動に対応する。本実施例では、複数電源装置を用いて出力電流を大きくするだけで なく、出力電圧のリップルが低減する。

[0041]

2つより多い電源装置ユニットを備える場合には、複数の電源装置ユニットに共通に有す る発振器とフェーズシフト回路とを備え、定常状態では各電源装置ユニットの上側/下側 パワーMOSFETの駆動パルス位相を、360°を並列に配置する電源ユニットの数で 割った位相にシフトし、過渡負荷変動時には並列電源装置ユニット総てを上記(a), ( 30 c) と同様にして同位相の駆動パルスで運転する。例えば4つの電源装置ユニットであれ ば、0° (基準)、90°,180°,270°の各位相にシフトさせればよい。

[0042]

(実施例 6)

本発明の電源制御装置のICチップ構成例を説明する。

[0043]

図14は、図8の回路構成の1チップ構成の一例である。図14では、LC平滑フィルタ 、過渡変動検出回路TVDの電流位相検出のためのコンデンサC3と抵抗R3とから成る CR回路と、ダイオードDBTとコンデンサCBTから成るブースト回路とを外付する以 外は、回路、機能を1つの半導体基板にオンチップ化している。

 $[0\ 0\ 4\ 4\ ]$ 

オンチップ化した回路、機能には、コンデンサCと抵抗Rから成るCR平滑フィルタ、誤 差増幅器EA,基準電圧Vref,パルス幅変調発振器PWM,デッドバンド回路DBU ,デッドバンド回路DBL,レベルシフト回路LS,ドライバDRVU,ドライバDRV L,上側/下側パワーMOSFET Q1,Q2,過電流検出回路OC,過渡変動検出回 路TVD, 上下限電圧発生回路V△, ソフトスタート回路SS, アンダー・ボルテージ・ ロックアウト回路UVLO、パワーグッド回路PWRGDがある。なお、基準電圧Vre fはバンドギャップ・リファレンス回路から得る代わりに、VID(Voltage dentification) コードに対応したディジタル信号を受けて、図15に示す オンチップのD/A変換器で得てもよい。図示していないものもあるが、本実施例のワン 50

チップ電源制御ICは、Intel 社が提唱するVRM9.1に準拠した機能を備えている。

[0045]

図14では、上側パワーMOSFET Q1がNMOSの場合で説明したが、PMOSであっても良い。この場合は、外付のブースト回路が不要となるが、入力端子Viからの電位でPMOSのゲートを駆動する必要があるので、このための電圧発生源をオンチップ化する。

[0046]

入力端子Viと電源端子Vccに給電する電圧を同じにして、例えば5Vや12Vとしてもよいし、入力端子Viに12V、電源端子Vccに5Vとして異なる電圧 10にしても良い。入力端子Viと電源端子Vccに給電する電圧が異なる場合は、電源端子Vccの5Vは外部から給電とするか、入力端子Viの12Vからオンチップ回路で5Vを作り出して供給すればよい。なお、入力端子Viに12V給電する場合は、図14のブースト回路を、ダイオードDBTに直列に7V程度のツェーナー・ダイオードを接続して上側パワーMOSFETのゲート電圧が過大とならないようにする。

[0047]

また、ソフトスタート回路の動作では、電源投入時に高速応答のための過渡変動検出回路の出力信号をマスクすればよい。

[0048]

(実施例7)

[0049]

[0050]

本実施例では、マルチフェーズ数を4で図示したが、フェーズ数には限定はなく、フェーズ数設定のための選択信号数を変更すること、フェーズシフト回路PSFTをフェーズ数に見合った回路構成に変更して、これらをICチップに盛込むことでマルチフェーズ数を適宜増減できる。

[0051]

(実施例8)

図17に本発明の電源制御ICチップをプリント配線基板に実装した実施例を示す。図17は電源制御ICをBGA(Ball Grid Array)で、インダクタLやコンデンサCoをチップ部品でプリント配線基板PBに搭載し、小型高密度実装を可能にしている。ここで、前記コンデンサCoはチップ・セラミック・コンデンサである。なお、図示していないが、この他に、本実施例ではコンデンサC3と抵抗R3のCR回路や、ブースト回路,入力コンデンサがプリント配線基板PB上にチップ部品で搭載してある。また、BGAによるチップ搭載のほかに、CSP(Chip Size Package)搭載であってもよい。

[0052]

40

30

さらに、マルチフェーズ対応の場合には複数の電源制御 I Cの上記のチップ搭載のほかに、MCM(Multi Chip Module)搭載であってもよい。この他にも、誤差増幅器やPWM発振器等を備えた制御部と、パワーMOSFETを内蔵したドライバ部のように、2つの I C チップを分けたものを同様にプリント配線基板に搭載してもよい。【0053】

以上、本実施例によれば、ピンネックの解消,放熱性の向上、および電源装置プリント配線基板の小形化が実現できる。

[0054]

(実施例9)

本実施例を図18に示す。図18は、HDD(Hard disk Drive)装置へ 10 適用した実施例である。HDD装置は、磁気記録ディスクと、磁気ヘッドと、磁気ディスク回転駆動装置と、磁気ヘッド駆動装置と、磁気ヘッド位置制御装置と、入出力信号制御装置とを備えていて、これらのHDD装置HDD1~HDDnに実施例1~実施例8に記載の電源装置であるDC-DCコンバータDC-DC1~DC-DCnから電力を供給している。図18に示した電源装置であるDC-DCコンバータDC-DC1~DC-DCnは電力を供給する対象のHDD装置の電流容量に応じてシングルフェーズの電源装置やマルチフェーズの電源装置を用いる。

[0055]

(実施例10)

次に、本発明の制御方式を絶縁型DC-DCコンバータに応用した実施例を説明する。図 19はフォワード型コンバータへの適用例を示す。図19では、フォワード型コンバータのインダクタLの両端に図3のようにCR平滑フィルタC,Rを設けて、そのCR平滑フィルタの中点の電圧VFBと基準電圧Vrefの関係を用いて誤差増幅器EAで誤差増幅を発生し、さらにその電圧をパルス幅変調発振器PWMを用いてPWMパルスに変換する。このPWMパルスはトランスT2を通してトランスT1を駆動するパワーMOSFETQDのゲートに印加され、負帰還制御される。これによって、出力端子V。には所望の出力電圧が定常的に得られる。本方法は、パワー系のLC平滑フィルタから帰還しないので、ループ安定性のよい電源システムの構築が可能となる。よって、LC平滑フィルタのCにセラミック・コンデンサを使用した場合には効果的である。

[0056]

以上では、図3のCR平滑フィルタで説明したが、図1の方法でも可能である。また、トランスT2の代わりに、フォトカプラを用いても実現できる。図19では一石のフォワード型コンバータで述べたが、二石のフォワード型、プッシュプル型、ハーフブリッジ型、フルブリッジ型等の絶縁型DC-DCコンバータにも適用可能である。

[0057]

(実施例11)

次に、本発明の制御方式を市販の電源ICに適用した実施例を示す。図21は一般に販売されている電源ICとして、例えばIntersi1社のPWM制御IC HIP6311Aとドライバ内蔵パワーMOSFET IC ILS6571を用いた場合である。インダクタLの両端に設けた一方のCR平滑フィルタC、Rの中点は高入力インピーダンス 40化を図るためのバッファアンプBAと抵抗RINを介してPWM制御IC HIP6311Aのフィードバック端子FBに接続され、もう一方のCR平滑フィルタC3,R3の中点はLinear Technology社の基準電源LT1790A-2.5 とコンパレータLT1715から成る過渡変動検出回路TVDに接続される。そして、PWM制御ICから出力されるPWMパルス信号PWM1(所望のデューティα)とデューティ0%α0とデューティ100%α100の3つの動作状態モードは、過渡変動検出回路TVDで得られた2つの信号a,bの"H","L"の関係から、図22のようにセレクタHD74HC153 で選択的に切換えられ、その選択信号Yはドライバ内蔵パワーMOSFET ICのPWM端子に出力される。このことは、市販の電源ICを用いて構成した電源装置においても、本発明の制御方式は容易に適用できることを示している。本発明の

適用は、上記実施例で述べた製品には限定されない。なお、過渡変動検出回路TVDを用 いない場合は、PWM制御ICから出力されるPWMパルス信号PWM1を直接ドライバ 内蔵パワーMOSFETICのPWM端子に接続することで、本発明が達成できる。

[0058]

実施例1~実施例8の電源装置はこの他、図示しないが、VRMや、携帯機器用のDC-DCコンバータや、汎用のDC-DCコンバータ等へ応用展開ができることは言うまでも ない。

[0059]

この結果、本発明の電源装置は、制御ループ内にパワー系LC平滑フィルタの2次遅れが 入らないので、制御ループの安定性が向上する。これにより、LC平滑フィルタにESR 10 が小さいチップ・セラミック・コンデンサが使用できるので、電源装置が小形になるとい う効果を有している。

[0060]

更に、上下限検出を有する制御回路で過渡負荷変動時の高速応答制御するので、高い電流 変化率(di/dt)にも応答できる電源装置も提供できる。

 $[0\ 0\ 6\ 1\ ]$ 

更に、本実施例の電源装置では、容易にマルチフェーズ化でき、大出力電流とリップル電 圧低減を両立できる。

[0062]

【発明の効果】

本発明によって、制御ループの安定性を向上でき、更に設計の自由度が増すので、電源装 置の小形化を図ることができる。

【図面の簡単な説明】

- 【図1】実施例1の電源装置の回路ブロック図である。
- 【図2】図1の電源装置でCRフィルタを半導体チップに内蔵したICの説明図である。
- 【図3】実施例2の電源装置の回路ブロック図である。
- 【図4】図3の電源装置でCRフィルタを半導体チップに内蔵したICの説明図である。
- 【図5】実施例3の電源装置の回路ブロック図である。
- 【図6】図5の詳細を示す回路図である。
- 【図7】図6の動作状態モードを示す図である。
- 【図8】実施例4の電源装置の回路ブロック図である。
- 【図9】実施例4の別の電源装置の回路ブロック図である。
- 【図10】実施例4のさらに別の電源装置の回路ブロック図である。
- 【図11】実施例5のマルチフェーズ電源装置の回路ブロック図である。
- 【図12】図11の詳細を示す回路図である。
- 【図13】図12の動作状態モードを示す図である。
- 【図14】実施例6の電源装置のチップ構成の一示す回路ブロック図である。
- 【図15】図14に適用するVIDコード入力D/A変換器の説明図である。
- 【図16】実施例7のマルチフェーズ対応チップの回路ブロック図である。
- 【図17】実施例8の電源制御ICのプリント配線基板実装の説明図である。
- 【図18】実施例9のHDD装置の説明図である。
- 【図19】 実施例10の説明図である。
- 【図20】パルス幅変調発振器PWMの他の実施例を示す説明図である。
- 【図21】一般の電源ICに適用した実施例11の説明図である。
- 【図22】図21の動作状態モードを示す図である。


【符号の説明】


105, Co, C, C1~C4, CT1, CT2, CBT... コンデンサ、110, 110 120…電流源MOS、BGA…ピン・グリッド・アレー・チップ、CMP1~CM P 4 …コンパレータ、D/A…D/A変換器、DBT…ダイオード、DBU, DBL…デ ッドバンド回路、DC-DC1~DC-DCn…DC-DCコンバータ、DRV, DRV 50


20

30

1, DR V 2, DR V U, DR V L…ドライバ、EA, EA1, EA2…誤差増幅器、FF・フリップフロップ、GND・グランド、HDD1~HDDn・HDD装置、I1~I4・定電流源、IN V 1~IN V 12・・インバータ、L, L1, L2・・・インダクタ、LINE・・給電ライン、LS・・レベルシフト回路、OC, OC1, OC2・・過電流検出回路、OR1, OR2・・オア回路、OSC・・発振器、OSM1, OSM2・・ワンショット・マルチ・バイブレータ、PB・・プリント配線基板、PG・・パワーグランド、PSFT・・フェーズシフト回路、PWM, PWM1, PWM2・・パルス幅変調発振器、PWRGD・・パワーグッド回路、Q1, Q3・・上側パワーMOSFET、Q2, Q4・・下側パワーMOSFET、R, R1~R4・・抵抗、SS・・ソフトスタート回路、SW1~SW4, M21, M21、・・スイッチMOS、TVD, TVD1, TVD2・・過渡変動検出回路、UVLO・・アンダー・ボルテージ・ロック・アウト回路、Vcc・電源端子、Vi・・入力端子、V/I, V/I1, V/I2・・電圧/電流変換回路、Vo・・出力端子、Vref・・基準電圧、Vム・・上下限電圧発生回路、Δ・・・上下限電圧に。











【図7】 図7 動作状態モー!


常圧レベル		a点の理論値	b点の理論値	スイッチの状態駆動	デューティα	
	+Δ	L	L	SW1, 4:on SW2, 3:off	0%	
Vo	Vref -Δ −	L	н	SW1~4:all off	所望のα	
		н	н	SW1, 4:off SW2, 3:en	100%	














【図13】


電圧レベル


a点の論理値	b点の論理値	OSMの動作状態	デューティα					
L	L	RST	0%					
L	н	CLKトリガーパルス 動作	所望の ar					
н	н	CTの短絡	100%					














### フロントページの続き

(72)発明者 叶田 玲彦

茨城県日立市大みか町七丁目1番1号 株式会社日立製作所日立研究所内

(72)発明者 林 克典

神奈川県小田原市中里322番地2号

株式会社日立製作所RAIDシステム事業

部内

(72)発明者 吉田 信一

群馬県高崎市西横手町111番地

株式会社日立製作所半導体グループ内

Fターム(参考) 5H730 AA15 AS01 AS13 AS22 BB03 BB23 BB57 BB82 D004 D022

DD41 EE02 EE08 EE10 EE13 FD02 FD03 FD07 FD28 FD30

FF01 FG05 FG25 XC04